IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Wataru SAITO, et al.			GAU:		
SERIAL NO: New Application			EXAMINER:		
FILED:	Herewith				
FOR:	POWER SEMICONDUC	CTOR DEVICE			
		REQUEST FOR PRIO	RITY		
	SIONER FOR PATENTS DRIA, VIRGINIA 22313				
SIR:					
	nefit of the filing date of U. ons of 35 U.S.C. §120.	S. Application Serial Number	, filed	, is claime	ed pursuant to the
☐ Full be §119(e		U.S. Provisional Application(s) is Application No.	s claimed pu <u>Date Fi</u>		provisions of 35 U.S.C.
	ants claim any right to prior visions of 35 U.S.C. §119,	ity from any earlier filed applicat as noted below.	ions to whic	h they may be	e entitled pursuant to
In the matte	er of the above-identified ap	oplication for patent, notice is here	eby given th	at the applica	nts claim as priority:
<u>COUNTRY</u> Japan		APPLICATION NUMBER 2003-001494		MONTH/DAY/YEAR January 7, 2003	
Certified co	opies of the corresponding (Convention Application(s)			
are	submitted herewith				
□ wil	l be submitted prior to paym	ent of the Final Fee			
□ wer	re filed in prior application S	Serial No. filed			
Red		onal Bureau in PCT Application in the International Bureau in a tithe attached PCT/IB/304.		er under PCT	Rule 17.1(a) has been
□ (A)	Application Serial No.(s) v	vere filed in prior application Seri	ial No.	filed	; and
□ (B)	Application Serial No.(s)				
	are submitted herewith				
	will be submitted prior to	o payment of the Final Fee			
		Ĭ	Respectfully	Submitted,	
OBLON, SPIV MAIER & NE					
			$\int_{\Omega} I_n$	mW/Ku	less

22850

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 05/03) Marvin J. Spivak
Registration No. 24,913

C. Irvin McClelland Registration Number 21,124

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 1月 7日

出 願 番 号

Application Number:

特願2003-001494

[ST.10/C]:

[JP2003-001494]

出 願 人
Applicant(s):

株式会社東芝

2003年 3月 7日

特許庁長官 Commissioner, Japan Patent Office



特2003-001494

【書類名】 特許願

【整理番号】 A000205970

【提出日】 平成15年 1月 7日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 29/00

【発明の名称】 電力用半導体素子

【請求項の数】 12

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】 齋藤 渉

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】 大村 一郎

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】 小倉 常雄

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100108855

【弁理士】

【氏名又は名称】 蔵田 昌俊

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【手数料の表示】

【予納台帳番号】 011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 電力用半導体素子

【特許請求の範囲】

【請求項1】 第1導電型の第1の半導体層と、

前記第1の半導体層上に形成され、横方向に周期的に配置された第1導電型の第2の半導体層および第2導電型の第3の半導体層と、

前記第1の半導体層に電気的に接続された第1の主電極と、

前記第2の半導体層および第3の半導体層の表面に選択的に形成された第2導 電型の第4の半導体層と、

前記第4の半導体層の表面に選択的に形成された第1導電型の第5の半導体層と、

前記第4の半導体層および前記第5の半導体層の表面に接合するように形成された第2の主電極と、

前記第2の半導体層、第4の半導体層および第5の半導体層の表面にゲート絶縁膜を介して形成された制御電極

とを具備し、

前記第1の半導体層の不純物濃度は前記第2の半導体層の不純物濃度よりも低く、前記第1の半導体層の厚さtと前記第2の半導体層の厚さdとの和に対する前記第1の半導体層の厚さtの比(=t/(t+d))を表わす層厚比Aは0.72以下であることを特徴とする電力用半導体素子。

【請求項2】 前記第3の半導体層の水平方向の周期wに対する前記第2の半導体層の厚さdの比(=d/w)を表わすアスペクト比Bと前記層厚比Aとの積(A×B)が、1.15以下であることを特徴とする請求項1記載の電力用半導体素子。

【請求項3】 前記第3の半導体層の水平方向の周期wに対する前記第2の半導体層の厚さdの比(=d/w)を表わすアスペクト比Bと前記層厚比Aとの関係が、

-0.04B+0.48<(A×B)<0.13B+0.59 であることを特徴とする請求項1記載の電力用半導体素子。 【請求項4】 前記第3の半導体層の水平方向の周期wに対する前記第2の 半導体層の厚さdの比(=d/w)を表わすアスペクト比Bと前記層厚比Aとの 積(A×B)が、

 $0.58 < (A \times B) < 0.71$

であることを特徴とする請求項1記載の電力用半導体素子。

【請求項5】 前記第1の半導体層の厚さtと、耐圧VB(V)と、前記アスペクト比Bと、前記層厚比Aとの関係が、

 $t < 2.53 \times 10^{-6} \times (A \times VB)^{7/6}$ (c m)

であることを特徴とする請求項2記載の電力用半導体素子。

【請求項6】 前記第1の半導体層の不純物濃度Nnと、耐圧VB(V)と、前記アスペクト比Bと、前記層厚比Aとの関係が、

N n > 1. $1.1 \times 1.0^{18} \times (A \times VB)^{-4/3}$ (c m⁻³)

であることを特徴とする請求項3記載の電力用半導体素子。

【請求項7】 前記第2の半導体層と前記第3の半導体層との間に絶縁物が介在することを特徴とする請求項1記載の電力用半導体素子。

【請求項8】 前記絶縁物中に空洞が存在することを特徴とする請求項7記載の電力用半導体素子。

【請求項9】 前記第2の半導体層もしくは前記第3の半導体層のどちらか 一方もしくは両方は、深さ方向に不純物濃度が次第に小さくなる不純物プロファ イルを有することを特徴とする請求項1乃至8のいずれか1項に記載の電力用半 導体素子。

【請求項10】 前記第2の半導体層と前記第3の半導体層の境界部に空洞が存在することを特徴とする請求項1記載の電力用半導体素子。

【請求項11】 前記空洞は前記境界部に沿って間欠的に存在することを特徴とする請求項10記載の電力用半導体素子。

【請求項12】 前記第2の半導体層もしくは前記第3の半導体層のどちらか一方もしくは両方は、深さ方向に不純物濃度が次第に小さくなる不純物プロファイルを有することを特徴とする請求項10または11記載の電力用半導体素子

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、大電力の制御に用いられる電力用半導体素子に係り、特にスーパージャンクション構造を有する縦型パワーMOSFETにおけるドリフト層の構造に関する。

[0002]

【従来の技術】

電力用半導体素子の1つである縦形パワーMOSFETは、そのオン抵抗が伝導層(ドリフト層)部分の電気抵抗に大きく依存する。上記ドリフト層の電気抵抗を決定するドープ濃度は、ベースとドリフト層が形成するpn接合の耐圧に応じて限界以上には上げられない。このため、素子耐圧とオン抵抗にはトレードオフの関係が存在し、このトレードオフを改善することが低消費電力素子には重要となる。このトレードオフは、素子材料により決まる限界が有り、この限界を越えることが既存のパワー素子を越える低オン抵抗素子の実現への道である。

[0003]

この問題を解決するMOSFETの一例として、ドリフト層にスーパージャンクション構造と呼ばれるリサーフ構造(pピラー層とnピラー層)を埋め込んだ構造が知られている。

[0004]

図15は、リサーフ構造を埋め込んだ縦型パワーMOSFETの構成を模式的 に示す断面図である。

[0005]

このMOSFETは、nピラー層103の一方の表面にn+型ドレイン層(n+基板)101が形成され、このn+型ドレイン層101上にはドレイン電極105が形成されている。また、nピラー層103の他方の表面には複数のp型ベース層106が選択的に形成され、この各p型ベース層106表面にはn+型ソース層107が選択的に形成されている。また、前記p型ベース層106及び前記n+型ソース層107から前記nピラー層103を介して隣りの前記p型ベー

ス層106及び前記n+型ソース層107に至る領域上には、ゲート絶縁膜10 9を介してゲート電極110が形成されている。

[0006]

また、上記ゲート絶縁膜109を介してゲート電極110を挟むように、一方の前記p型ベース層106及びn+型ソース層107上には、各々ソース電極108が形成されている。そして、前記p型ベース層106と前記ドレイン電極105との間の前記nピラー層103中には、前記p型ベース層106に接続されたpピラー層104が形成されている。即ち、ドリフト層全体にnピラー層103とpピラー層104が交互に横方向に繰り返す縦型リサーフ構造となっている。このようなスーパージャンクション構造のMOSFETでは、これらのピラー層の間隔(セル幅)を狭くすることにより、前記nピラー層103の不純物濃度を増やすことが可能となり、オン抵抗が下がる。

[0007]

上記MOSFETにスーパージャンクション構造を埋め込む具体的なプロセスを述べると、エピタキシャル成長されたSi基板上のn層表面に選択的にボロンをイオン注入し、n層のエピタキシャル成長を行うことによって、前記イオン注入したボロンを埋め込む。上記エピタキシャル成長されたn層表面に再び選択的にボロンのイオン注入を行った後、再びn層のエピタキシャル成長を行う。このようにボロンイオンの埋め込みと結晶成長(埋め込みエピ成長)を複数回繰り返す工程後、熱処理を加えて埋め込まれたボロンを拡散させると、縦方向(深さ方向)に伸びた断面波型のpピラー層104が形成される。

[0008]

しかし、上記したように n層のエピ成長と p型ドーパントのイオン注入を繰り返してスーパージャンクション構造を埋め込む方法は、複雑な作製プロセスを要するので、従来のパワーMOSFETに比べて、ウェハの製造コストが増加してしまう。

[0009]

なお、前述したようにセル幅を狭くすることによりオン抵抗を下げることが可能であるが、セル幅を狭くするためには、前記イオン注入されたボロンの1回当

りの拡散の深さおよび幅を小さくし、ボロンイオンの埋め込みとエピタキシャル 成長の繰り返し回数を増やさなければならなく、ウェハコストが一層増加してし まう。

[0010]

なお、スーパージャンクション構造のMOSFETの構造は、特許文献1など にも開示されている。

[0011]

【特許文献1】

特表2001-501042号公報

[0012]

【発明が解決しようとする課題】

上記したように従来のスーパージャンクション構造を埋め込んだ縦形パワーM OSFETは、オン抵抗を下げるためにセル幅を狭くするためには、複雑な作製 プロセスを必要とするという問題があった。

[0013]

本発明は上記の事情に鑑みてなされたもので、スーパージャンクション構造を 埋め込んだ縦形パワーMOSFETのスーパージャンクション構造を形成するプロセスを複雑化せずに、高耐圧、低オン抵抗の縦形パワーMOSFTを実現し得 る電力用半導体素子を提供することを目的とする。

[0014]

【課題を解決するための手段】

本発明の半導体装置は、第1導電型の第1の半導体層と、前記第1の半導体層上に形成され、横方向に周期的に配置された第1導電型の第2の半導体層および第2導電型の第3の半導体層と、前記第1の半導体層に電気的に接続された第1の主電極と、前記第2の半導体層および第3の半導体層の表面に選択的に形成された第2導電型の第4の半導体層と、前記第4の半導体層の表面に選択的に形成された第1導電型の第5の半導体層と、前記第4の半導体層および前記第5の半導体層の表面に接合するように形成された第2の主電極と、前記第2の半導体層、第4の半導体層および第5の半導体層の表面にゲート絶縁膜を介して形成され

た制御電極とを具備し、前記第1の半導体層の不純物濃度は前記第2の半導体層の不純物濃度よりも低く、前記第1の半導体層の厚さtと前記第2の半導体層の厚さdとの和に対する前記第1の半導体層の厚さtの比(=t/(t+d))を表わす層厚比Aは0.72以下であることを特徴とする。

[0015]

【発明の実施の形態】

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、以下の実施形態では第1導電型をn型、第2導電型をp型としている。また、図面中の同一部分には同一番号を付している。

[0016]

<第1の実施形態>

図1は、本発明の第1の実施形態に係るスーパージャンクション構造を有する 縦型パワーMOSFETの構成を模式的に示す断面図である。

[0017]

このMOSFETは、第1の半導体層としてnードリフト層2の表面には、スーパージャンクション構造を形成する第2の半導体層としてnピラー層3と第3の半導体層であるpピラー層4が形成されている。nードリフト層2の他方の表面に高濃度半導体層であるn+ドレイン層1が形成され、このn+ドレイン層1上には、第1の主電極としてドレイン電極5が形成されている。

[0018]

なお、前記n-ドリフト層2とn+ドレイン層1の形成方法は、前記n-ドリフト層1の片面に不純物拡散をして形成してもよく、前記n+ドレイン層1を基板として前記n-ドリフト層2を結晶成長してもよい。

[0019]

前記スーパージャンクション構造の表面には、第4の半導体層としてp型ベース層6が選択的に、且つ、平面ストライプ形状に拡散形成されており、このp型ベース層6の表面には第5の半導体層としてのn+型ソース層7が選択的に、且つ、平面ストライプ形状に拡散形成されている。

[0020]

そして、p型ベース層6に形成されたn+型ソース層7から当該p型ベース層6、nピラー層3を介して隣りのpベース層6およびnソース層7に至る領域上の表面には、膜厚約0.1μmのゲート絶縁膜(例えばSi酸化膜)9を介して制御電極としてゲート電極10が平面ストライプ形状に形成されている。

[0021]

さらに、ゲート絶縁膜9を介してゲート電極10を挟み、各p型ベース層6上には、p型ベース層6の表面およびn+型ソース層7の表面に接合するように第2の主電極であるソース電極8が平面ストライプ形状に形成されている。

[0022]

上述したように本実施例のMOSFETは、第2の半導体層(nピラー層3) と第3の半導体層(pピラー層4)で形成されるスーパージャンクション構造お よび第1の半導体層(nードリフト層)2でドリフト層が構成されている。

[0023]

第1の主電極(ドレイン電極 5)と第2の主電極(ソース電極 8)との間に高電圧を加えた時にnピラー層 3 とp ピラー層 4 からなるスーパージャンクション構造が完全空乏化する。そして、上記2つの領域(スーパージャンクション構造およびnードリフト層 2)の両方で耐圧を保持しているので、スーパージャンクション構造の厚さを従来例よりも薄くすることが可能となる。したがって、従来例と同じアスペクト比のスーパージャンクション構造を複数回の埋め込みエピにより形成する場合では、従来例よりも埋め込みエピ回数を減らすことが可能となり、プロセスの簡略化が可能となり、ウェハコストを低減することが可能となる

[0024]

図2は、図1中のnードリフト層2の厚さを変化させた場合のオン抵抗の変化を示す特性図である。横軸は、ドリフト層全体の厚さ(スーパージャンクション構造の厚さdとnードリフト層2の厚さtとの和)に対するnードリフト層2の厚さtの比A(=t/(t+d))を表わす層厚比である。縦軸は、従来のスーパージャンクションMOSFETのオン抵抗で規格化したオン抵抗を示している。ここで、pピラー層4の水平方向の周期wに対するnピラー層3の厚さdの比

(=d/w)を表わすスーパージャンクション(SJ)構造のアスペクト比Bを パラメータとして、1.5から3まで変化させた場合のオン抵抗を示している。

[0025]

図2から分かるように、縦軸は規格化したオン抵抗であるから、この値が1以下となることは、本実施例の構造が従来例の構造よりも低オン抵抗になることを示している。

[0026]

スーパージャンクション構造の利点を得るためには、アスペクト比Bは1.5以上であることが望ましく、アスペクト比Bが1.5の場合は、層厚比Aを0.72以下とすれば、従来例のスーパージャンクションMOSFETよりも低オン抵抗になる。アスペクト比Bが同じで低オン抵抗ということは、プロセスの工程や難易度を増やさずに低オン抵抗を得ることが可能であることを示している。

[0027]

また、図2から分かるように、スーパージャンクション構造のアスペクト比Bが変化すると、本実施例のMOSFETが従来例のスーパージャンクションMOSFETよりも低オン抵抗となる層厚比Aの範囲が変化する。また、層厚比Aを変化させると、最もオン抵抗が小さくなる層厚比が存在する。

[0028]

図3は、図1のMOSFETにおいて従来例のスーパージャンクション構造よりもオン抵抗が低くなる最大の層厚比AMAX とスーパージャンクション構造のアスペクト比Bとの積AMAX・Bのアスペクト比依存性を示す特性図である。

[0029]

図3から分かるように、アスペクト比Bが変化しても最大層厚比AMAX とアスペクト比Bとの積(AMAX ×B)は変化せず、1.15程度となっている。これより、層厚比Aとアスペクト比Bとの積が1.15以下となるように素子を形成することにより、従来例のスーパージャンクションMOSFETよりも低いオン抵抗が実現できる。

[0030]

図4は、図1のMOSFETにおいて最も低いオン抵抗からその+5%程度の

オン抵抗までを実現する層厚比Aとスーパージャンクション構造のアスペクト比 Bの積A・Bのアスペクト比依存性を示す特性図である。

[0031]

図4から分かるように、低いオン抵抗が得られるように、A・Bがハッチング表示の最適範囲に入るように、層厚比Aとアスペクト比Bを設計することが望ましい。ここで、ハッチング表示の範囲は、

-0.04B+0.48<(A×B)<0.13B+0.59 …(1)である。

[0032]

図5は、図1のMOSFETにおいて最もオン抵抗が低くなる最適層厚比Aoptとスーパージャンクション構造のアスペクト比Bの積Aopt・Bのアスペクト比依存性を示す特性図である。

[0033]

図5から分かるように、Aopt・Bの積は、Bに関係なくほぼ一定である。 Aopt・Bを0.65程度にすることにより、本実施例の構造により最も低いオン抵抗が実現できる。10%程度のプロセスマージンを考慮し、

[0034]

次に、図1中のn-ドリフト層2の具体的な設計について述べる。

[0035]

n-ドリフト層2の厚さtと不純物濃度Nnは、従来例のパワーMOSFETのドリフト層と同様に設計が可能である。

[0036]

従来のパワーMOSFETのドリフト層厚tdは、耐圧VBに対して、

$$t. d = C \times VB^{7/6} \qquad (c.m) \qquad \cdots \qquad (3)$$

と表されることが知られている。但し、Cは定数である。

[0037]

これに対して、従来のパワーMOSFETでは、ドリフト層で全ての耐圧を保

持するが、本実施例のMOSFETではnードリフト層2とスーパージャンクション構造の両方で耐圧を保持する。nードリフト層2で保持する耐圧は、ほぼ層厚比Aに比例するので、nードリフト層2の厚さtは、次式のように表せる。

$$t = C t \times (A \times V B)^{7/6} \quad (c m) \qquad \cdots \quad (4)$$

但し、Ctはn-層厚係数である。

[0039]

ここで、層厚比Aが最大層厚比AMAX の時のnードリフト層厚tと耐圧VBよりn-層厚係数Ctを求めてプロットすると、図6に示すようになる。

[0040]

図6は、図1のMOSFETにおいて最大層厚比AMAX の時のnードリフト層厚tのアスペクト比依存性を示す特性図である。

[0041]

図 6 から分かるように、C t はアスペクト比Bに依存せずに 2. 3×10^{-6} ではぼ一定となる。これより、最大のn ードリフト層厚 t MAX を求めることが可能であり、n ードリフト層厚を t MAX 以下とすることで、従来のスーパージャンクションMOSFETよりも低オン抵抗が実現できる。プロセスマージンを考えて、10%程度の余裕を持たせると、

t
$$<$$
 2. 5 3 × 1 0 -6× (A × V B) $^{7/6}$ (c m) ... (5) とすることが望ましい。

[0042]

また、従来のパワーMOSFETのドリフト層濃度Ndは、耐圧VBに対して $Nd = D \times VB^{-4/3} \quad (cm^{-3}) \qquad \qquad \cdots \qquad (6)$

と表されることが知られている。但し、Dは定数である。

[0043]

そして、前記ドリフト層厚と同様に本実施例のMOSFETに用いるように上式(6)を変形すると、

[0044]

ここで、層厚比Aが最大層厚比AMAX の時のn-ドリフト層濃度Nnと耐圧VBよりn-層濃度定数Dnを求めてプロットすると、図7のようになる。

[0045]

図7は、図1のMOSFETにおいて最大層厚比AMAX の時のnードリフト層 濃度Nnのアスペクト比依存性を示す特性図である。

[0046]

図7から分かるように、n-層濃度定数Dnも前述したn-層厚係数Ctと同様にアスペクト比に依存せず、 1.23×10^{18} でほぼ一定となる。これより、最大のn-ドリフト層不純物濃度NnMAX を求めることが可能であり、n-ドリフト層不純物濃度EnMOSFETよりも低オン抵抗が実現できる。プロセスマージンを考えて、EnMOSFETよりも低オン抵抗が実現できる。プロセスマージンを考えて、EnMOSFEの余裕を持たせると、

N n > 1. $1 1 \times 10^{18} \times (A \times VB)^{-4/3}$ (cm⁻³) ... (8) とすることが望ましい。

[0047]

これらの式を用いて、600Vクラス素子の具体的な設計を行うと、次のようになる。耐圧マージンを考慮して、耐圧は700Vとする。アスペクト比Bを2とした場合は、図3に示されるように層厚比Aを0.57以下にする。最もオン抵抗が低くなる層厚比Aoptは、図5に示されるように0.325となる。これより、nードリフト層2の厚さtと濃度Nnは、

 $t < 27.2 \mu m$

N n > 3. $8 \times 10^{14} c m^{-3}$

となり、最適なnードリフト層2の厚さtと濃度Nnは、

 $t = 14.1 \mu m$

 $N n = 8 \times 10^{14} c m^{-3}$

となる。

[0048]

上記したように最適設計を行うことにより、最も低いオン抵抗が実現され、従

来のスーパージャンクションMOSFETと比較して、アスペクト比BをO.5 大きくしたことと同様な効果が得られる。つまり、最適設計されたアスペクト比B=2の本実施例のパワーMOSFETは、アスペクト比B=2.5の従来のスーパージャンクションMOSFETと同等なオン抵抗となる。

[0049]

これにより、複数回の埋め込みエピ成長によりスーパージャンクション構造を 形成する場合、本実施例のパワーMOSFETでは成長回数を1回減らしても従 来のパワーMOSFETと同じオン抵抗を実現することが可能である。

[0050]

<第2の実施形態>

図8は、本発明の第2の実施形態に係るリサーフ構造を埋め込んだ縦型パワー MOSFETの構成を模式的に示す断面図である。

[0051]

このMOSFETは、図1を参照して前述した第1の実施形態のMOSFETと比べて、ドリフト層中のスーパージャンクション構造を構成するnピラー層3とpピラー層4の間に絶縁膜11が介在している点が異なり、その他は同じであるので図1中と同一符号を付して詳しい説明は省略する。なお、上記絶縁物膜11は、pベース層6の一部を貫通するように形成されているが、pベース層6はソース電極8が接合しているので全体的に同一電位に設定されている。

[0052]

上記構成において、前記絶縁膜11の厚さがある程度薄いと、第1の主電極(ドレイン電極5)と第2の主電極(ソース電極8)との間に高電圧を加えた時に nピラー層3とpピラー層4からなるスーパージャンクション構造が完全空乏化 する動作に影響はなく、耐圧は低下しない。加えて、nピラー層3とpピラー層4との間の空乏層が小さくなるので、オン抵抗はさらに低下する。

[0053]

そして、絶縁膜11が挿入されていることにより、pピラー4内の不純物の拡散が抑制され、アスペクト比Bの高いスーパージャンクション構造を形成することが容易になる。

[0054]

図9(A)乃至(F)は、図8のMOSFETを製造するプロセスフローの一例を示す概略的な断面図である。

[0055]

まず、nピラー3およびそれより不純物濃度が低いnードリフト層2として、不純物濃度が2段階に変化したエピタキシャルウェハ(シリコンウェハ)を用意し、マスクパターン91を用いてnピラー3に絶縁物挿入用のトレンチを形成し、トレンチ内に絶縁物11を埋め込む。そして、pピラーを形成するためのボロンイオンをマスクパターン92を用いて選択的に注入し、拡散する。この際、絶縁物11で分離されている領域内では横方向拡散は起きないので、アスペクト比の高いpピラー4が形成される。その後、表面にMOSFET構造を形成する。

[0056]

図10(A)乃至(F)は、図8のMOSFETを製造するプロセスフローの 他の例を示す概略的な断面図である。

[0057]

まず、nピラー3およびそれより不純物濃度が低いnードリフト層2として、不純物濃度が2段階に変化したエピウェハを用意する。そして、nピラー3の表面にpピラーを形成するためのボロンイオンをマスクパターン92を用いて選択的に注入する。その後、絶縁物挿入用のトレンチを形成し、拡散を行う。この際、絶縁物挿入用のトレンチで分離されている領域内では横方向拡散は起きないので、アスペクト比の高いpピラー4が形成される。その後、トレンチ内に絶縁物11を埋め込み、表面にMOSFET構造を形成する。

[0058]

図9あるいは図10に示したプロセスフローでは、pピラー4のみイオン注入により形成したが、nピラー3もリンをイオン注入することにより形成しても実施可能である。また、ピラーの拡散時に、トレンチ側壁やウェハ表面に酸化膜を形成しても実施可能である。また、トレンチ内を埋め込む絶縁物は、熱酸化膜でも堆積した酸化膜や窒化膜などでも実施可能である。

[0059]

図11は、図9あるいは図10に示したプロセスフローで形成したpピラー4中のp型不純物濃度について縦(深さ)方向におけるプロファイルの一例を示している。

[0060]

図9あるいは図10中のnピラー3は、例えば10μm程度の深さであれば1回の埋め込みエピタキシャル成長により実現でき、それに対して前述したプロセスフローでpピラー4を形成する際の拡散による深さ方向の不純物濃度プロファイルは次第(連続的)に小さくなっていく。図8中のnピラー3も、拡散により形成すると、pピラー4と同様な不純物濃度プロファイルを持つようになる。

[0061]

なお、トレンチ内に絶縁物11を埋め込む際に、絶縁物で完全に埋め込む必要はなく、図12に示すように、絶縁物中に空洞12が存在しても構わない。アスペクト比の高いトレンチ内に絶縁物11を埋め込む場合、絶縁膜を堆積すると、メサ角部において異常成長が起こることがある。しかし、トレンチ側壁が酸化膜などで欠陥などを発生させずにパッシベーション膜が形成されていれば、絶縁物11中に空洞12が存在していても電気的に問題はない。

[0062]

さらに、前記絶縁物11を埋め込まないで、 n ピラー層 3 と p ピラー層 4 の境 界部に沿って間欠的あるいは連続的に空洞が存在するように構成しても、前記絶 縁物11を埋め込んだ場合とほぼ同様の効果が得られる。

[0063]

<第3の実施形態>

図13は、本発明の第3の実施形態に係るリサーフ構造を埋め込んだ縦型パワーMOSFETの構成を模式的に示す断面図である。

[0064]

このMOSFETは、図1を参照して前述した第1の実施形態のMOSFETと比べて、ドリフト層中のスーパージャンクション構造を構成するnピラー層3とpピラー層4の境界部に沿って間欠的に空洞12が存在している点が異なり、その他は同じであるので図1中と同一符号を付して詳しい説明は省略する。

[0065]

上記空洞12は、第2の実施形態で示したパワーMOSFETと同様に絶縁膜として働き、耐圧は低下せず、横方向の空乏層を小さくするので、MOSFETのオン抵抗は小さくなる。

[0066]

上記したような断面形状を有する構造は、アスペクト比の高いスーパージャンクションを形成するプロセスを採用することにより実現可能である。

[0067]

図14(A)乃至(F)は、図13のMOSFETを製造するプロセスフローの一例を示す概略的な断面図である。

[0068]

まず、不純物濃度が2段階に変化したエピウェハをnピラー3およびそれより不純物濃度が低いnードリフト層2として用意する。そして、nピラー3の表面にpピラーを形成するためのボロンイオンをマスクパターン92を用いて選択的に注入する。その後、絶縁物挿入用のトレンチを形成し、拡散を行う。この際、絶縁物挿入用のトレンチで分離されている領域内では横方向拡散は起きないので、アスペクト比の高いpピラー4が形成される。その後、水素雰囲気中で熱処理を行うことにより、トレンチ側壁のSi原子が流動し、空洞12を形成しながらトレンチを埋めるようになり、平坦な表面が得られる。その後、表面にMOSFET構造を形成する。

[0069]

図14に示したプロセスフローでは、pピラー4のみイオン注入により形成したが、nピラー3もリンをイオン注入することにより形成するように実施可能である。また、ピラーの拡散時に、トレンチ側壁やウェハ表面に酸化膜を形成しても実施可能である。また、空洞の数は、トレンチ幅などの形状により決まるので、単数でも複数でも実施可能である。

[0070]

また、図14に示したプロセスフローで形成した p ピラー4 は、拡散により深 さ方向へ不純物濃度が次第(連続的)に小さくなっていくプロファイルを有する 。 n ピラー3 も拡散により形成すると、 p ピラーと同様な不純物濃度プロファイルを持つようになる。

[0071]

なお、本発明は、前述した各実施形態に限定されるものではなく、これらに基づいて当業者が容易に考え得る変形はすべて適用可能である。

[0072]

即ち、例えば、第1の導電型をn型、第2の導電型をp型として説明したが、 第1の導電型をp型、第2の導電型をn型としても実施可能である。

[0073]

また、pピラー層4の平面パターンは、前記ストライプ状に限らず、格子状や 千鳥状に形成してもよい。

[0074]

また、pベース層6及びnソース層7、ゲート電極10の平面パターンは、前 記ストライプ状に限らず、格子状および千鳥状に形成してもよく、ストライプ状 に形成する場合、スーパージャンクション構造と平行に形成しても、直交するよ うに形成してもよい。

[0075]

また、MOSゲート構造は、前記プレナー構造に限らず、トレンチ構造でも実施可能である。

[0076]

また、半導体として、前記シリコン(Si)に限らず、例えばシリコンカーバイト(SiC)や窒化ガリウム(GaN)、窒化アルミニウム(AlN)等の化合物半導体やダイアモンドなどのワイドバンドギャップ半導体を用いることができる。

[0077]

また、前記パワーMOSFETに限らず、スーパージャンクション構造を有する素子であれば、SBD、MPSダイオード、MOSFETとSBDとの混載素子、SIT、JFET、IGBTなどの素子でも適用可能である。

[0078]

【発明の効果】

上述したように本発明の電力用半導体素子によれば、従来と同様なプロセスで 従来のスーパージャンクション構造よりも低いオン抵抗を実現でき、ウェハコス トやチップコストの低いパワーMOSFTを実現することができる。

【図面の簡単な説明】

- 【図1】 本発明の第1の実施形態に係るスーパージャンクション構造を有する縦型パワーMOSFETの構成を模式的に示す断面図。
- 【図2】 図1中のn-ドリフト層の厚さを変化させた場合のオン抵抗の変化を示す特性図。
- 【図3】 図1のMOSFETにおいて従来例のスーパージャンクション構造よりもオン抵抗が低くなる最大の層厚比AMAX とスーパージャンクション構造のアスペクト比Bとの積AMAX ・Bのアスペクト比依存性を示す特性図。
- 【図4】 図1のMOSFETにおいて最も低いオン抵抗からその+5%程度のオン抵抗までを実現する層厚比Aとスーパージャンクション構造のアスペクト比Bの積A・Bのアスペクト比依存性を示す特性図。
- 【図5】 図1のMOSFETにおいて最もオン抵抗が低くなる最適層厚比 Aoptとスーパージャンクション構造のアスペクト比Bの積Aopt・Bのアスペクト比依存性を示す特性図。
- 【図6】 図1のMOSFETにおいてn-ドリフト層厚tのアスペクト比依存性を示す特性図。
- 【図7】 図1のMOSFETにおいてn-層不純物濃度Nnのアスペクト 比依存性を示す特性図。
- 【図8】 本発明の第2の実施形態に係るスーパージャンクション構造を有する縦型パワーMOSFETの構成を模式的に示す断面図。
- 【図9】 図8のMOSFETを製造するプロセスフローの一例を示す概略的な断面図。
- 【図10】 図8のMOSFETを製造するプロセスフローの他の例を示す 概略的な断面図。
 - 【図11】 図9あるいは図10に示したプロセスフローで形成したpピラ


- 4 中の不純物濃度について縦方向におけるプロファイルの一例を示す図。
- 【図12】 本発明の第2の実施形態に係るスーパージャンクション構造を 有する縦型パワーMOSFETの構成を模式的に示す断面図。
- 【図13】 本発明の第3の実施形態に係るスーパージャンクション構造を 有する縦型パワーMOSFETの構成を模式的に示す断面図。
- 【図14】 図13のMOSFETを製造するプロセスフローの一例を示す 概略的な断面図。
- 【図15】 従来のスーパージャンクション構造を有する縦型パワーMOS FETの構成を模式的に示す断面図。

【符号の説明】


1…n+ドレイン層、2…n-ドリフト層(第1の半導体層)、3…nピラー層(第2の半導体層)、4…pピラー層(第3の半導体層)、5…ドレイン電極(第1の主電極)、6…pベース層(第4の半導体層)、7…nソース層(第5の半導体層)、8…ソース電極(第2の主電極)、9…Si酸化膜(ゲート絶縁膜)、10…ゲート電極(制御電極)。

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】




【図8】




【図9】


(A) 基板





(B) トレンチ溝形成




(C) 絶縁物埋め込み












【図10】








(C)トレンチ溝形成







(D) 拡散




(E) 絶縁物埋め込み







【図11】



【図12】





【図13】




【図14】








(C)トレンチ溝形成







(D) 拡散




(E) 絶縁物埋め込み





【図15】



【書類名】

要約書

【要約】

【課題】従来のスーパージャンクションMOSFETと同様なプロセスで、より 低オン抵抗のMOSFETを提供する。

【解決手段】nピラー層 3 とpピラー層 4 で形成されるスーパージャンクション構造のドレイン側にn ードリフト層 2 を挿入し、n ードリフト層の厚さ t とスーパージャンクション構造の厚さ d の和に対するn ードリフト層の厚さ t の層厚比(= t / (t + d))を 0. 7 2 以下とする。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号

[000003078]

1. 変更年月日

2001年 7月 2日

[変更理由]

住所変更

住 所

東京都港区芝浦一丁目1番1号

氏 名

株式会社東芝